[DRAM] Pseudo Open Drain I/O Interface

 PODL(Pseudo Open Drain Logic)

한국말로 수도 오픈 드레인이라고 부르는 PODL 인터페이스를 간단하게 이해해 봅시다. 우선 PODL은 DDR 4 에서 처음으로 적용된 로직으로 전력 소모를 낮추는데 큰 기여를 했습니다. 지금부터는 어떠한 방식으로 DRAM 의 전력 소모를 낮출 수 있었는지 이해하는 것이 핵심입니다.

 

 

 

 SSTL(Stub Series Terminated Logic) 

 

Stub Series Terminated Logic

 

위에 보이는 SSTL(Stub Series Terminated Logic) 인터페이스는 DDR 1세대부터 3세대까지 사용된 로직입니다. 전송선로 왼쪽에 있는 트랜지스터 두 개는 Input Data를 받는 소자들로 위에 있는 Tr 이 On 이면 데이터 1이 들어온 것이고 밑에 있는 Tr 이 켜지면 데이터 0이 들어온 것을 의미합니다. 

 

Data 1 : 왼쪽 그림은 데이터 1 이 입력된 경우입니다. 빨간선은 전류가 흐르는 길을 의미하는데, 전송선로 끝에 있는 종단 저항에서 전력 소모가 발생합니다. 

 

Data 0 : 오른쪽 그림의 빨간선을 보시면 알겠지만, 1을 전송하는 경우와 똑같이 전력 소모가 발생합니다. 차이가 있다면 Opamp 에 전달되는 전압의 크기인데 이 부분은 저항을 조절하면 거의 비슷한 값으로 만들 수 있게 됩니다.

 

 

 

 PODL(Pseudo Open Drain Logic)

 

PODL(Pseudo Open Drain Logic)

 

이제 수도 오픈 드레인 로직을 봅시다. 우선 SSTL 과 차이가 있다면. Low Termination Ragistor 가 사라졌다는 겁니다. 이 부분을 집중해서 봅시다.

 

Data 1  : 아래쪽 Tr 는 OFF 상태이기 때문에 회로상으로 양단의 전압이 같아집니다. 그렇게 되면 전류가 흐르지 않게 되고 소비되는 전류가 발생하지 않습니다. 그럼에도 전압은 유지되기 때문에 Opamp 에서 전압을 캐치할 수 있습니다.

 

Data 0 : High Termination Ragistor 와 전송선로의 저항에서 소비전류가 발생하지만 이전보다 소비전류가 줄어들었음을 알 수 있습니다.